2017年３月７日

大洞　勝彦

プリント基板のスルーホールを同軸化することによる高周波信号特性の改善

１．概要

　RITAエレクトロニクス（株）がHPで公開している技術資料「プリント配線板における高速シリアル伝送の注意点」を拝見したことが、この検討のきっかけとなった。

この技術資料では４層基板でマイクロストリップラインを構成し、信号を表面から裏面にスルーホールで送る場合の実測結果を公開している。

内層の２層がグランド層となっており、二番目の層が表面のマイクロストリップラインのリファレンスとなるグランド層で、三番目の層が裏面のマイクロストリップラインのリファレンスとなるグランド層である。

表面から裏面に信号を送るスルーホールの直近に２つの内層のグランド層を接続するリターンパスのスルーホールを用意しない場合と用意した場合の波形及び周波数特性が比較されている。

　マイクロストリップライン信号を表面から裏面に送るスルーホールの外周に同軸の円筒状めっきをしてグランド層どうしを接続すればさらに信号特性が改善するのではないかというのがこの検討である。

　ここでは効果の検証をspiceシミュレーションでのみ行う。また、シミュレーション方法の妥当性の確認のために、RITAエレクトロニクスの測定条件と同じ構成と、スルーホールを同軸状にしたシミュレーションを行う（以降同軸スルーホールと表記する）。

　また、同軸スルーホールの製造方法案とその注意点も検討した。

２．現状の問題点と改善案

（１）問題点

多層プリント基板でインピーダンスコントロールが必要な高速信号を扱う場合は内層のグランド層をリファレンスとしたマイクロストリップラインを表層に配線する。この場合、同じ表層だけで信号を配線できれば問題はないが、裏面に信号を送るときにはスルーホールが必要になり、スルーホールのインダクタンス成分が発生してしまう。また、裏面のマイクロストリップラインはリファレンスとなるグランド層が異なるので、信号を送るスルーホールの直近にグランド層どうしを接続するスルーホールを用意してリターンパスを確保する必要がある（リターンパスを確保しないと著しく信号が劣化する）。グランド層どうしを接続するスルーホールを用意してもこの部分のインダクタンス成分は発生し、特製インピーダンスも不連続となる。

（２）改善案

信号を表面から裏面へ送るスルーホールを同軸状にして、内軸で信号を送り、外軸でグランド層どうしを接続する方法を検討した（特許申請しようと思い、前例がないか調査したところ、すでに日立製作所が特許取得済みであった）。この同軸はマイクロストリップラインと同じ特性インピーダンスになるように外軸、内軸の直径を決める（特性インピーダンスを連続にして反射を防ぐ）。

３．シミュレーション条件

　基板の外形は図３.１のように275mm✖️12mmで、図３.２のように厚さ1.6mmの４層であり、左右両端に同軸コネクタを配置してその間を特性インピーダンス50Ωのマイクロストリップラインで接続する。図３.２のようにマイクロストリップラインは基板の左側では表面を通り、中央部分でスルーホールにより裏面へ接続されて、基板の右側では裏面を通る。４層基板の第２層、第３層はグランド層である。

　ここでは中央部分のスルーホールを図３.３～図３.４のa～cに示すような「リターンパス無」、「リターンパス有」、「同軸スルーホール」の３種類についてLTspiceでシミュレーションを行う。

４．シミュレーション結果 

（１）リターンパス無の場合のシミュレーション

(a)　等価回路について

図４.１aがシミュレーションの等価回路である。

伝送路O1、O2はそれぞれ基板左側、基板右側のマイクロストリップラインを示す（特性はLTRA(Len＝0.125 L=302n R=20m C=121p)で長さ125mm、1m辺りのL、R、C成分を示しており、特性インピーダンスが50ΩになるようにWcalcに表層銅箔の厚さ18μm、高さ0.2mm、幅0.36mm、比誘電率４.5を設定して、算出したものである）。

L1は表面から裏面に通すスルーホールのインダクタンスを示す（インダクタンスは下記の式を用いてh＝1.6、d=0.3として算出した）。 

伝送路O3はリターンパスが接続されていないため、第２層のグランドパターンからコネクタを通して第３層のグランドパターンに到達してから基板の右側に到達するためにリターンパスが遠回りすることを示す（特性はLTRA(Len＝0.119 L=83n R=0.9 C=535p)で長さ119mm、1m辺りのL、R、C成分を示しており、第２層、第３層のグランドパターンがマイクロストリップラインを構成していると見立ててWcalcに表層銅箔の厚さ35μm、高さ1mm、幅12mm、比誘電率４.5を設定して、算出したものである。長さが119mmとなっているのは同軸コネクタのグランドピンの位置が信号ピンよりも3mm前になっているためで、第２層、第３層の２箇所あるため125mmよりも3+3=6mm短くなると推測した）。

(b)　シミュレーション波形について

図４.１aの等価回路でシミュレーションした結果の波形が図４.１bである。入力しているのは310MHzのパルス波形であるが、著しく変形した形となっている。この波形はRITAエレクトロニクスの実測結果に似た特性となった。

(c)　シミュレーション周波数特性について

図４.１aの等価回路でシミュレーションした結果の周波数特性が図４.１cである。300MHz、900MHz、1.6GHz付近で共振しており、反射が大きくなっていて、これもRITAエレクトロニクスの実測結果に似た特性となった（実測ではガラエボ基板のため高周波帯で減衰が起きているが、シミュレーションではガラエポ基板特有の高周波帯の減衰は反映していない）。

（２）リターンパス有の場合のシミュレーション

(a)　等価回路について

図４.2aがシミュレーションの等価回路である。

伝送路O1、O2は上記の(1)と同様である。

L1は表面から裏面に通すスルーホールのインダクタンスを示す（インダクタンスは(1)の式を用いてh＝1.6、d=0.3として算出した）。

L2、L3は第２層、第３層のグランド層を接続するスルーホールのインダクタンスを示す（h=1.0、d=０.3として算出した。スルーホールのながさは１.6mmであるが、第２層、第３層の間は1.0mmのため、h=1.0mmとした）。

実際はL1とL2、L3の間にキャパシタンス成分があるが、ここでは省いた。

(b)　シミュレーション波形について

図４.2aの等価回路でシミュレーションした結果の波形が図４.2bである。入力しているのは310MHzのパルス波形であるが、少し立ち上がりたち下がりが緩くなった波形となった。この波形がRITAエレクトロニクスの実測結果と若干異なるのはL1とL2、L3の間のキャパシタンス成分を考慮しなかったことが原因と考えられる。

(c)　シミュレーション周波数特性について

図４.2aの等価回路でシミュレーションした結果の周波数特性が図４.2cである。周波数が上がるごとに反射が大きく、挿入損失が大きくなっているのがわかる。RITAエレクトロニクスの実測結果と異なるのはシミュレーションではガラエポ基板特有の高周波帯の減衰は反映していないことと、L1とL2、L３の間のキャパシタンス成分を考慮しなかったことが原因と考えられる。

（３）同軸スルーホールの場合のシミュレーション

(a)　等価回路について

図４.３aがシミュレーションの等価回路である。

伝送路O1、O2は上記の(1)と同様である。

伝送路O3は(1)、(2)でL1に相当する部分を同軸の内軸、(2)のL2、L3に相当する部分を同軸の外軸とした、同軸の伝送路である（特性はLTRA(Len＝0.001 L=354n R=9 C=141p)で長さ1mm、1m辺りのL、R、C成分を示しており、特性インピーダンスが50Ωになる同軸をWcalcで算出して、外軸直径0.5mm、内軸直径0.08525mmという構成とL、R、C値を得た）。

(b)　シミュレーション波形について

図４.３aの等価回路でシミュレーションした結果の波形が図４.３bである。入力しているのは310MHzのパルス波形であるが、ほぼ理想的なパルス波形となっている。

(c)　シミュレーション周波数特性について

図４.３aの等価回路でシミュレーションした結果の周波数特性が図４.３cである。挿入損失は全域でほぼ0dBで、反射も全域で-50dB以下となっている。

ただし、シミュレーションではガラエポ基板特有の高周波帯の減衰は反映していない。また、マイクロストリップラインと同軸スルーホールを接続する部分の寄生インダクタンス、寄生キャパシタンス成分は考慮していないので、実際には表層パターンでこれらの対策が必要となる。

５．製造方法案

今回検討した４層基板での同軸スルーホールの製造方法案を下記に示す。

（１）内層両面基板に同軸の外軸穴を開ける（図５.１）（注１）。

（２）内層両面基板の同軸の外軸穴をめっきする（図５.２）（注１）。

（３）内層両面基板をエッチングして、内層パターンを生成（図５.３）

（４）外層基板の上に内層両面基板を載せて外軸穴に樹脂を注入して、表面を平に処理する（図５.４）（注２）

（５）さらに外層基板を上に載せてプレス積層により、内層基板、外層基板、同軸の樹脂を一体化させる（図５.５）。

（６）４層になった基板にスルーホール穴あけを行う（図５.６）。

（７）スルーホールのめっきを行う（図５.７）。

（８）外層基板のエッチングとレジスト処理を行う（図５.８）

（注１）ここでは内層だけのビアは同軸の外軸のみであるが、他にも内層だけのビアがある場合は図５.１、図５.２で穴あけ及びめっきを行う。

４層より多い層数の基板ではグランド層が外側になっている状態でこの処理を行う（６層基板で、第２層と第５層がグランド層の場合は４層基板の状態で（１）、（２）の処理を行い、（３）以降に進む）。

（注２）ガラエボ基板の場合は縦横の膨張率が異なるため、注入する樹脂は弾力があるものにして温度サイクルによる樹脂と基板の接着の剥離を防ぐ対策が必要である（ガラエポ基板はガラス布にエポキシ樹脂を浸して作成しており、ガラス布の繊維が張り巡らされている横方向の膨張率は低く、縦方向はエポキシ樹脂と同じ膨張率となっている）。また、樹脂の誘電率が同軸の外軸直径、内軸直径の決定に影響する（マイクロストリップラインと同軸の特性インピーダンスを合わせることが重要である）。

６．利点 

（１）上の図６.１のようにBGAの高速差動信号のパターンはスルーホールのインダクタンス成分を避けたいので、なるべく表面層だけで接続先に送るために外周ピンから引き出すのが好ましい。

　スルーホールが同軸であれば信号を裏面に送っても信号が劣化しないため、内側のピンからも高速差動信号が引き出せるため、高速差動信号を多く持つLSIのパッケージを無駄に大きくせずに済む。また、表面、裏面の行き来を繰り返すことも可能となるため、基板設計の自由度が上がる。

（２）通常はインピーダンスコントロールしないクロック信号やインターフェース信号などの高速信号についても特性インピーダンスを意識して、パターンをマイクロストリップラインとしてパターンに並走するグランドプレーンが連続であることと、グランド層が切り替わるところではスルーホールを同軸（パターンと特製インピーダンスを合わせる）にして、インダクタンスを下げて、さらに同軸の外軸でグランド層どうしを接続してリターンパスを確保するというデザインルールを守れば設計が完全に意図した通りのものになる（特性インピーダンスが一定で、パターンに並走するグランドプレーンの連続性とリターンパスが確保されればシミュレーションは極めて単純である）。

（３）同軸の外軸がグランド層どうしを接続するので、信号の品質を確保するためにグランド層どうしを接続するビアは必要なくなり、グランド層の電位安定などのためのビア配置に専念できる。

７．備考

スルーホールを同軸にするアイディアは日立製作所が特許申請しているので、実際に製造して商品化される場合はこの点をご注意いただきたい。

８．参考資料

(1)ＲＩＴＡエレクトロニクス株式会社　技術資料

「プリント配線板における高速シリアル伝送の注意点」は下記アドレスで公開されている。

http://www.ritael.co.jp/archive/20060401a04/

(2)P板.com　リジット多層板層構成参考表

表層の銅箔の厚さが18μm、内層の銅箔の厚さが35μmというのは下記アドレスの資料を参考にした。

https://www.p-ban.com/information/data/rigid_multilayer_reference.pdf

(3)日立製作所　特許

【発行国】日本国特許庁（ＪＰ）

【公報種別】公開特許公報（Ａ）

【公開番号】特開２０００－２１６５１３（Ｐ２０００－２１６５１３Ａ）

【公開日】平成１２年８月４日（２０００．８．４）

【発明の名称】配線基板及びそれを用いた製造方法

(4)日刊工業新聞社　プリント配線板製造入門　伊藤謹司

ISBN4-526-03711-7